Bei der Entwicklung einer Leiterplatte darf man nicht vergessen, die entsprechenden Abstände der leitfähigen Teilen von der Fräslinie zu beachten, es schützt die Platinen von der Gefahr eines elektrischen Durchschlags im Gehäuse oder in anderen Elementen am Rande der Leiterplatte. So gewährleistet die Einhaltung eines korrekten Abstands eine entsprechende Isolierung der leitfähigen Elemente der Platine.
Um den Abstand korrekt zu bestimmen, sollte man die minimalen Werte nicht vergessen, die jeweils betragen:
a) Mindestabstand der Masse vom Rand der Leiterplatte (Fräslinie) beträgt 0,20 mm (8 mil)
b) Mindestabstand der Leiterbahn vom Rand der Leiterplatte (Fräslinie) beträgt 0,25 mm (10 mil)
c) Mindestabstand der Masse, der Leiterbahn und des Pads vom Rand der Leiterplatte beträgt in inneren Schichten 0,20 mm (8 mil).
Den Mindestabstand der Massen und Leiterbahnen von der Ritzlinie, abhängig von der Materialdicke, bestimmt die folgende Tabelle:
|
Materialdicke |
0,55 mm |
0,8 mm |
1,0 mm |
1,2 mm |
1,55 mm |
2,0 mm |
2,4 mm |
|
Min. Abstand der Ritzlinie von Massen |
0,3 mm |
0,42 mm |
0,52 mm |
0,62 mm |
0,8 mm |
1,04 mm |
1,24 mm |
|
Min. Abstand der Ritzlinie von Leiterbahnen |
0,15 mm |
0,21 mm |
0,26 mm |
0,31 mm |
0,4 mm |
0,52 mm |
0,62 mm |
Die Oberfläche für Platinen wird immer vom Kunden bestimmt, dies ist jedoch nicht ganz beliebige Auswahl: bei der Entscheidung für eine bestimmte Oberfläche muss man die damit verbundenen Einschränkungen kennen. So ist Zinn billiger, aber gibt nicht so hochwertige Qualität wie Gold. Man kann es aber frei für weniger komplizierte Platinen wählen. Für schwierige Projekte ist Gold-Oberfläche immer eine bessere Alternative. In vielen Fällen besteht tatsächlich keine andere Wahl, da einige Platinen - aus technischen Gründen - einfach nicht verzinnt werden dürfen.
Gold muss man also für solche Leiterplatten wählen, wo folgendes verwendet wurde:
a) BGA-Bauteile,
b) Leiterbahnabstand oder Leiterbahnbreite 100 um (4 mil),
c) Pads gleich oder weniger als 200 um (8 mil) für SMD einseitig,
d) Pads gleich oder weniger als 300 um (1 mil) für SMD doppelseitig,
f) Sackloch-Durchsteiger (blind vias).
Eine solche Einschränkung gilt auch für Schaltungen mit Basismaterial mit einer Dicke von 0,8 mm oder weniger.
Es ist auch gut zu wissen, Gold-Oberfläche lohnt es sich nicht nur aus technischen Gründen zu wählen, aber auch, wenn die hohe Beständigkeit gegenüber Außen-Faktoren, perfekt glatte Pads-Oberfläche und exzellente Lötbarkeit von Bedeutung sind. Zudem kann man mit der Wahl dieser Oberfläche sicher sein, dass die Nickel-Schicht die Kupfer-Metallisierung vor der Auflösung bei der Montage schützt, die dennoch zum Gold angepasst werden muss, was bei der Projekt-Kalkulation berücksichtigt werden muss.
Die Lage und Größe von Schlitzen und Bohrungen hängen vom Kundenprojekt ab, jedoch mit einigen Einschränkungen. Bei der Entwicklung dieser Größen sind zwei Punkte zu beachten:
a) max. Tiefe von blind vias sollte max. 75 % Bohrer-Durchmesser für Bohrungen von 0,3 mm bis 1,0 mm betragen,
b) für Bohrungen mit Durchmesser über 1,0 mm kann die max. Tiefe von blind vias gleich dem Bohrer-Durchmesser sein.
Die Nichtbeachtung dieser Regeln verursacht, dass wir in blinden vias keine sichere Durchkontaktierung erhalten, was wiederum zu Problemen mit der richtigen elektrischen Verbindung zwischen den Lagen führt.
Um die Bohrungen in den Platinen richtig zu gestalten, muss man alle technologischen Einschränkungen berücksichtigen. In der Praxis bedeutet das, man darf nicht vergessen, die minimalen Bohrdurchmesser für eine bestimmte Materialdicke nicht zu überschreiten und bestimmte Padgrößen einzuhalten. Minimale Bohrdurchmesser wurden in der Tabelle angegeben:
|
Materialdicke [mm] |
Min. Bohrdurchmesser PTH nach der Durchkontaktierung [mm] |
|
1,55 |
0,2 |
|
2,0 |
0,3 |
|
2,4 |
0,4 |
|
3,0 |
0,5 |
|
3,2 |
0,55 |
Im Fall von Leiterplatten mit Sackloch-Durchsteiger (blind vias) eine weitere Einschränkung ist, dass die maximale Tiefe der blind vias 75% des Bohrer-Durchmessers betragen darf.
Es ist auch erwähnenswert, dass die durchkontaktierten Bohrungen – aufgrund der in ihnen aufgetragenen Kupferschicht - um etwa 0,1 mm kleiner werden. Bei der Wahl des Bohrers muss man auch darauf achten, dass die Standard-Bohrdurchmessertoleranz +/- 0,1 mm beträgt. Wenn das Projekt spezifische Toleranz-Anforderungen enthält, sollte es eindeutig im Auftrag angegeben werden.
Ein wichtiger Hinweis ist hier die Tatsache, dass es keine Möglichkeit besteht, die Schaltungen mit Bohrungen mit Größetoleranz + / - 0,00 mm zu fertigen.
Die Auswahl der Oberfläche hat keinen Einfluss auf die verwendeten Bohrdurchmesser. Man darf jedoch nicht vergessen, dass die Leiterplatten mit blind vias nicht verzinnt werden dürfen – solche Platinen müssen vergoldet werden.
Die Leiterplatten mit blind vias haben zusätzliche Bohrungen, die bestimmte Lagen in der Multilayer Leiterplatte miteinander verbinden. Solche Bohrungen werden nicht ganz durchgebohrt und daher kommt ihr Name – blind vias. Durch Bohren der Bohrungen bis zur Tiefe, auf der sich eine Kupferschicht innerhalb der Leiterplatte befindet, kann - nach der Durchkontaktierung - eine elektrische Verbindung zwischen den ausgewählten Lagen erzielt werden. Dies erhöht deutlich die Möglichkeiten der Leiterplatten und deren Anwendungen. Das Schema einer solchen Platine wird in der folgenden Abbildung dargestellt:

Bei der Vorbereitung eines Projekts mit blind vias sind zwei Punkte zu beachten: vor allem müssen die Platinen mit blind vias vergoldet werden (sie dürfen nicht verzinnt werden!) sowie darf die maximale Tiefe der blind vias 75 % des Bohrer-Durchmessers nicht überschreiten, mit dem es gebohrt wird. Zum Beispiel darf die Tiefe der blind vias im Durchmesser für den Bohrer 0,4 mm maximal 0,3 mm betragen. So gestaltete Leiterplatten können in unserem Betrieb erfolgreich hergestellt werden – es bestehen keine sonstigen Einschränkungen in dieser Hinsicht.
Die minimalen Standard-Größen von Pads (AR – Anullar Ring – Pad) für Multilayer Leiterplatten wurden in folgender Tabelle bestimmt:
|
|
4-Lagen Leiterplatte |
6-Lagen Leiterplatte |
8-Lagen Leiterplatte |
|
Min. Standard-Ring |
8 mil |
10 mil |
10 mil |
Wie wird die Padgröße (Ring) AR richtig berechnet, stellt die Abbildung unten dar:


Durchmesser von Bohrungen, Pads (a) und Antipads (b).
Für 4-Lagen Leiterplatten min. Abstand D-d = 0,4 mm (16 mil), was sich auf Ringe in Größe von 8 mil überträgt. Für 6-Lagen und 8-Lagen Leiterplatten min. Abstand D’-d = 0,5mm (20 mil), was sich auf Ringe in Größe von 10 mil überträgt.
Es können auch die Aufträge für Leiterplatten mit 6-mil-Ringen für 4-Lagen Leiterplatten und mit 8-mil-Ringen für 6-Lagen Leiterplatten durchgeführt werden. Solche Lösungen erfordern jedoch eine spezielle Projektvorbereitung, was über den Standard hinausgeht. Die Schaltungen dieser Art sind geradezu viel schwieriger zu fertigen.